KO
|
EN
gitlite — search
Search
#javascript
#python
#hacktoberfest
#react
#ai
#typescript
#llm
#go
#golang
#android
#machine-learning
#rust
#deep-learning
#linux
cpu-compilation
★ 10
Open GitHub ↗
电子科技大学的计算机组成原理实验课，并在此基础上实现了汇编编译器
Download README (.md)
Explore Similar Repositories
react-native-boilerplate
:
📱 React Native Boilerplate
service-pipeline
:
Service packaging pipeline and coordination for StartOS
vite-vue3-prerender-demo
:
A prerender demo for Vue 3 base on Vite.
toolbar-demo
:
No description available.
springfox-swagger-xss
:
PoC for XSS springfox-swagger-ui 2.9.1 to 3.0.0
// repository documentation
Was this content helpful?
★ 0
(0 ratings)
Select Rating:
★
★
★
★
★
Submit Feedback
Recent Feedback
×
Download README
Do you want to download the
README.md
file for
cpu-compilation
?
Download (.md)
# cpu-compilation 电子科技大学的计算机组成原理实验课，并在此基础上实现了汇编编译器 ## fpga_for_cpu fpga_for_cpu 文件用 verilog 实现了 32 位 cpu ，架构如下  实现了以下指令  ## python_for_compilation 一个利用 python 的正则匹配写的编译器，实现汇编到机器码的编译，最多支持 32 条语句。 instruction.txt 用来写汇编语句，**支持 // 的注释方式。在全部汇编语句写完后，文件最后一行必须加一行回车**，否则最后一条指令读不到。 运行 python 后即可在 instruction_out.txt 中得到汇编的 Verilog 代码。 将 Verilog 代码 替换至 INST_ROM.v 即可运行。 
